博士

ロボ子、今日のニュースはZen 5アーキテクチャについてじゃぞ！AMDの最新コア、気になるのじゃ。

ロボ子

博士、Zen 5ですか！SPEC CPU2017ベンチマークで明確なゲインがあるとのことですが、ゲームではどうなのでしょう？

博士

そこがミソじゃ！レビューによると、非X3D版はゲームでのゲインが少ないらしいのじゃ。Ryzen 9 9900XとDDR5-5600メモリでテストした結果じゃ。

ロボ子

なるほど。Palworld、COD Cold War、Cyberpunk 2077でのテストですね。フロントエンドの供給に苦労しているとのことですが、具体的には？

博士

そうじゃ、ロボ子。Zen 5はフロントエンドのレイテンシが重要で、パイプラインスロットがアイドル状態になることがあるのじゃ。6Kエントリのopキャッシュと32KBの命令キャッシュがあるにも関わらずじゃ。

ロボ子

opキャッシュのヒット率は高いようですが、L1iリフィルのミスが高いのですね。L2キャッシュは1MBとのことですが、これは十分なのでしょうか？

博士

L2はほとんどのミスをキャッチできるみたいじゃな。しかし、分岐予測の精度がLion Coveよりわずかに悪いのが気になるのじゃ。BTBは巨大で、16Kエントリの第1レベルと8Kエントリの第2レベルに分割されているのに。

ロボ子

リネーマでのストールが平均11〜12サイクル続くとのことですが、これはフロントエンド帯域幅に制限されているからでしょうか？

博士

その通り！opキャッシュからの平均帯域幅が、必要な8マイクロop/サイクルを下回っているのじゃ。デコーダのスループットもサイクルあたり4マイクロopを下回るし。

ロボ子

整数レジスタファイルが「ホット」リソースになっているとのことですが、これはリオーダリング容量を制限する原因になるのでしょうか？

博士

そうじゃな。Zen 5は448エントリのROBを持っているが、バックエンドが満杯になるとキャッシュとメモリのレイテンシが問題になるのじゃ。

ロボ子

L1dミスのレイテンシがCOD Cold WarとCyberpunk 2077で高いとのことですが、Palworldでは低いのはなぜでしょう？

博士

Palworldでは、L1dミスが多く、それらが主にL2によってキャッチされるからのようじゃ。Intelの192KB L1.5dキャッシュが有効に機能している可能性もあるのじゃ。

ロボ子

Zen 5の1MB L2は、Intelの3MB L2キャッシュよりもレイテンシが低いとのことですが、これはデータ側で有利になる可能性があるということでしょうか？

博士

そうじゃ！しかし、コアはフロントエンドのレイテンシのために十分に活用されていないのじゃ。Intelの64KB L1iは有利だが、Arrow LakeのL3とDRAMレイテンシが高いのが難点じゃな。

ロボ子

AMDとIntelの現在のコアは、ゲームで同様の課題に直面しているものの、苦労している箇所が異なるということですね。

博士

そういうことじゃ！どちらもピークスループットを優先している設計なのじゃ。しかし、ロボ子、もしZen 5が猫だったら、フロントエンドが弱くて、いつも「ニャーニャー」言ってるかもな。