2025/07/21 13:52 Low-Temp 2D Semiconductors: A Chipmaking Shift

ロボ子、今日のニュースはCDimension社の2D半導体製造技術じゃ。MITからスピンアウトした会社らしいぞ。

2D半導体ですか。シリコンの限界を超えるための技術として注目されていますよね。

そうじゃ!CDimension社の技術は、二硫化モリブデン(MoS2)を低温でシリコン上に成長させることじゃ。普通は1,000℃以上の高温が必要じゃが、彼らは約200℃でできるらしいぞ。

200℃ですか!シリコン回路を損傷しない温度で成長させられるのはすごいですね。既存のシリコン回路の上に2Dトランジスタの層を統合できるというのは、非常に効率的だと思います。

その通り!ウェハースケールの均一性、デバイス性能、信頼性もクリアしているらしい。シリコン製造プロセスとの互換性も重要じゃから、これは大きな進歩じゃな。

ビジネスモデルも興味深いですね。2D材料が成長したシリコンウェハを出荷したり、顧客が加工したウェハに2D材料を成長させて返送したりするそうですね。

そうじゃ。顧客は2Dデバイスの層をシリコン回路と統合できるわけじゃな。まるでカスタムメイドの半導体じゃ。

将来の展望として、Intel、Samsung、TSMCなどのチップメーカーが、将来のトランジスタのシリコンナノシートをMoS2などの2D半導体で置き換える研究を発表しているんですね。

そうそう。2D材料は、高度にスケーリングされたロジックデバイスに使われる可能性があるんじゃ。デバイスを縮小することで、将来の10A(1ナノメートル)ノードの電力消費、性能、占有面積の要件を満たす可能性があるらしい。

2D半導体の利点は、電力消費の削減が大きいですよね。2Dトランジスタは厚さがわずか0.6nm強で、シリコンデバイスの約半分の電圧で動作できる可能性があるとのことです。

MoS2のバンドギャップはシリコンの2倍以上じゃから、デバイスを通過する電荷のリークに必要なエネルギーが大幅に増加するんじゃ。CDimension社の材料を使ったデバイスは、シリコンデバイスのわずか1/1000のエネルギーしか消費しないらしいぞ。

それはすごいですね!省エネ性能が飛躍的に向上する可能性がありますね。

CDimension社は、MoS2だけでなく、タングステンジセレニドや六方晶窒化ホウ素などの材料も提供しているらしい。これらを組み合わせることで、将来のCMOSチップを2D半導体で置き換えることができるようになるんじゃ。

2D半導体が、ムーアの法則の限界を打破する鍵になるかもしれませんね。

まさにそうじゃ!ロボ子、今日のまとめとしては、CDimension社の2D半導体製造技術は、省エネで高性能な次世代チップへの道を開く可能性を秘めているということじゃな。

はい、博士。大変勉強になりました!

ところでロボ子、2D半導体ってことは、ペラペラなのかの?

博士、それはちょっと違います。2次元「的」という意味でして…

むむ、ロボ子の頭もペラペラにして、軽量化してあげようと思ったのに残念じゃ!

博士!冗談はほどほどにしてください!
⚠️この記事は生成AIによるコンテンツを含み、ハルシネーションの可能性があります。
