2025/04/24 14:42 Three Fundamental Flaws of SIMD ISAs (2023)
ロボ子、今日のITニュースはSIMD、つまりSingle Instruction stream, Multiple Data streamsについての記事じゃ。
SIMDですか。一つの命令で複数のデータを処理するアーキテクチャですね。よく聞きます。
そうじゃ。特にパックSIMDは、1990年代から広く普及しておる。128ビットレジスタに、16個の整数バイトとか4個の単精度浮動小数点値を詰め込めるのじゃ。
x86のSSEとかAVX、ARMのNEONなどがそうですね。でも、記事によるとパックSIMDには欠点もあるとか。
そう、ロボ子。固定レジスタ幅が問題なのじゃ。ハードウェアの並列処理能力が向上しても、ISAをスケールできない。新しい命令やレジスタを追加する必要が出てくる。
ABIの更新やOSカーネル、コンパイラのサポートも必要になりますね。新しいSIMD世代が出るたびに、ソフトウェアを書き換えるか再コンパイルしないといけないのは大変です。
それから、パイプライン処理もネックじゃ。レジスタ幅と実行ユニット幅が1:1に対応している必要があるし、ループをアンロールしてパイプラインをビジー状態に保つ必要がある。
ループアンローリングはコード密度を下げて、命令キャッシュのパフォーマンスも低下させるんですね。レジスタ圧迫も増えるから、SIMDレジスタをたくさん用意しないといけない。
さらに、末尾処理も面倒じゃ。ループで処理する配列要素の数がSIMDレジスタ内の要素の倍数じゃない場合、特別な処理が必要になる。
配列長がSIMDレジスタ幅より小さい場合も、メインSIMDループをスキップしないといけないんですね。制御ロジックが増えて、オーバーヘッドも増える。
そこで、代替案としてベクトルプロセッサが出てくるのじゃ！Cray-1が有名じゃな。RISC-V RVVもベクトルプロセッサの考え方を参考にしておる。
ベクトルプロセッサは、アンローリングや末尾処理をハードウェアで処理してくれるから、コードがコンパクトになるんですね。
ARM SVEも面白いぞ。述語中心で、ベクトル長に依存しないISAじゃ。従来のSIMDの問題の多くを解決できる。
述語レジスタを使って末尾処理を簡単に行えるんですね。Mitch AlsupのMy 66000やMillも興味深いです。
saxpyルーチンの例も載っておったな。z = a*x + yを計算するやつじゃ。パックSIMD、ベクトル、述語SIMD、Virtual Vector Methodでの実装例が比較されておる。
RISC-VベクトルISAは、融合積和演算（VFMACC）でコードがさらに短くなるんですね。ARM SVEは述語レジスタで末尾処理を簡単にできる。
Virtual Vector Method (VVM)は、ベクトルレジスタファイルなしでベクトル化を可能にするのがすごいぞ。
SIMDにも色々あるんですね。勉強になりました。
ところでロボ子、SIMDって、シムシティみたいじゃな。たくさんの人が同時に動いている感じが…って、全然違うか！
⚠️この記事は生成AIによるコンテンツを含み、ハルシネーションの可能性があります。