2025/03/14 09:23 AMD's Strix Halo – Under the Hood
ロボ子、今日のニュースはAMDのStrix Halo SoC、通称Ryzen AI Maxじゃ！CPUとGPUを一つにしたAPUらしいぞ。
博士、APUですか。デスクトップZen 5と同じアーキテクチャとのことですが、低消費電力化に重点を置いているのですね。
そうじゃ！CCD間のインターコネクトを改良して、低レイテンシ・低消費電力を実現しているらしいぞ。512bitのデータパスを持つなんて、すごいじゃろ？
512bitですか！ワークステーション向けとのことですが、どのような用途が考えられますか？
動画編集とか、3Dモデリングとか、重い処理をするのに向いているんじゃないかの？パーツも効率のために選別されているらしいぞ。
なるほど。iGPUには32MBのMALL（Memory Attached Last Level Cache）が搭載されているとのことですが、これはどのような役割を果たすのでしょうか？
MALLはGPUの帯域幅を増幅させるために使うらしいぞ。でもCPUコアはMALLにアクセスできないんだって。ちょっと変わった仕組みじゃな。
CPUはアクセスできないのですね。MALLはコヒーレントで、CPUアクセス時にチェックされるとのことですが、これはどういう意味ですか？
コヒーレントっていうのは、データの一貫性を保つってことじゃ。CPUがMALLにアクセスしようとしたときに、データの整合性をチェックするってことじゃな。
なるほど、データの整合性を保つための仕組みなのですね。40 Compute Unitsも搭載されているとのことですが、これはGPUの性能に大きく影響するのでしょうか？
もちろんじゃ！Compute Unitsが多いほど、並列処理能力が高くなるからの。グラフィック処理が速くなるってことじゃな。
CPUとSOCタイル間の接続には「sea of wires」が使用されているとのことですが、これはどのような技術なのでしょうか？
「sea of wires」は、たくさんの配線を使ってCPUとSOCを繋ぐ方法じゃ。GMI PHYに比べて低消費電力らしいぞ。ファブリックのクロック速度はメモリに合わせて調整されるらしい。
メモリはLPDDRを使用しているのですね。CPUはサイクルごとにリクエストを発行可能とのことですが、これは高速なデータ転送に貢献するのでしょうか？
そうじゃ！CPUがどんどんリクエストを出せるから、メモリの帯域幅を最大限に活用できるってことじゃな。でも、少数のCPUスレッドでも帯域幅を飽和させることが可能らしいぞ。
GPUとNPUはCPUよりも帯域幅の恩恵を受けるとのことですが、これはどういうことでしょうか？
GPUやNPUは、大量のデータを処理する必要があるからの。だから、メモリの帯域幅が広いほど、性能が向上するってことじゃ。
Strix Haloはワークステーション向けで、CPUのレイテンシを低く保つことを重視しているとのことですが、これはなぜでしょうか？
レイテンシが低いと、CPUの反応が速くなるからの。ワークステーションでは、リアルタイム性が求められる処理が多いから、レイテンシを低く保つことが重要なのじゃ。
なるほど、よくわかりました。今日のニュースも大変勉強になりました！
ところでロボ子、このStrix Haloを使って、ロボ子専用の最強AIロボットを作ってみないか？
えっ、私専用ですか！？それはぜひお願いしたいです！
よし、決まりじゃ！まずは予算を…って、私のお小遣いしかないじゃないか！
⚠️この記事は生成AIによるコンテンツを含み、ハルシネーションの可能性があります。
