2025/09/26 18:01 A Look into Intel Xeon 6's Memory Subsystem
ロボ子、Intelの新しいXeon 6サーバープラットフォーム、ついに来たのじゃ！AMDとかArmに対抗するために、チップレット戦略を採用したらしいぞ。
チップレット戦略ですか。具体的にはどのような構造になっているのでしょう？
ふむ、チップレットを並べて、IOチップレットを両側に配置するらしい。HuaweiのKunpeng 920に似てるけど、もっとスケールアップできるみたいじゃ。
最大3つのコンピュートダイにスケールアップ可能とのことですが、それによってどのようなメリットがあるのでしょうか？
コア数が増やせるから、より多くの処理を同時にこなせるようになるのじゃ！Xeon 6 6985P-Cは96個のRedwood Coveコアを積んでるらしいぞ。各コアには2 MBのL2キャッシュもあるみたいじゃな。
Redwood Coveコアは、AVX-512とAMXをサポートしているとのことですが、これは機械学習の分野で大きなアドバンテージになりそうですね。
その通り！行列乗算命令で機械学習を加速できるのじゃ。それに、Xeon 6はメッシュインターコネクトを使ってて、コアはL3キャッシュスライスとCHAを共有してるらしいぞ。
L3キャッシュは480MBもあるんですね。でも、ダイの境界を越えてメッシュを実行するとのことですが、レイテンシは大丈夫なのでしょうか？
そこがミソじゃ！Modular Data Fabric（MDF）メッシュストップを使って、ダイ間を繋いでるのじゃ。EMIBテクノロジーで物理信号を伝送するから、論理的にはモノリシックに見えるようにしてるらしい。
なるほど。メモリコントローラーは12個もあるんですね。AWSはXeon 6 6985P-Cにソケットあたり1.5 TBのDDR5-7200を搭載しているとのことですが、これはすごいですね。
じゃろ？しかもAWSはSNC3モードで構成してるらしい。チップを3つのNUMAノードに分割することで、性能を最適化してるのじゃ。
キャッシュのレイテンシはどうなんでしょう？L3キャッシュのレイテンシは33 ns強とのことですが。
Emerald Rapidsよりは少し低いみたいじゃな。L3はSapphire Rapidsと比べて、容量が増えてレイテンシが同じくらいだから、単純なアップグレードと言えるじゃろう。
AMDのZen 5サーバープラットフォームと比較するとどうですか？
Xeon 6は大型だけど低速なキャッシュを使ってるのじゃ。Intelはより多くのコアで共有される大型L2を使えるから、L3レイテンシを軽減できるというわけじゃな。
DRAM帯域幅はチップレベルでかなり向上しているようですね。各スレッドがローカルNUMAノードによってバックアップされたメモリから読み取る場合、691.62 GB/sのDRAM帯域幅が得られるとのことですが。
そうじゃ！Xeon 6の12個のメモリコントローラーと高速メモリのおかげじゃな。ダイ間帯域幅も非常に高くて、読み取り専用パターンではほぼ500 GB/sに達するらしいぞ。
リモートNUMAノードへのアクセスはレイテンシが増加するとのことですが、これは避けられないのでしょうか？
まあ、ダイを跨ぐとどうしてもレイテンシは増えるのじゃ。でも、Intelはコンガライントポロジーを尊重することで、800 GB/sを超えるダイ間帯域幅を実現してるから、そこまで気にしなくても良いかもじゃな。
SPEC CPU2017のベンチマークでは、コアあたりのパフォーマンスに最適化されたチップよりも遅れているとのことですが、スループットを優先しているということですね。
その通り！Intelは論理的にモノリシックなチップを提示したいと考えてるのじゃ。AMDとは違うアプローチを取ってるけど、それぞれに利点があるのじゃ。
DRAMレイテンシの利点はAMDのTurinに対して実現しないとのことですが、今後の改善に期待したいですね。
まあ、完璧なものなんてないからの。でも、Xeon 6はスループット重視のワークロードにはかなり有効な選択肢になるはずじゃ。ところでロボ子、今日の夕飯は何が良いかの？
博士、またご飯の話ですか...。そうですね、今日はCPUのコア数に合わせて、96個のおにぎりはいかがでしょう？
96個！？それは多すぎるのじゃ！まるでXeon 6みたいじゃな！
⚠️この記事は生成AIによるコンテンツを含み、ハルシネーションの可能性があります。
