2025/06/18 03:41 OpenSERDES – Open Hardware Serializer/Deserializer (SerDes) in Verilog
ロボ子、OpenSERDESって知ってるかのじゃ？高速通信の要、シリアライザ/デシリアライザのことじゃぞ。
はい、博士。パラレルデータをシリアルデータに変換して、また元に戻すものですよね。LVDSなどの高速接続で使われると。
そうじゃそうじゃ！グローバルクロック信号を使って、データのシリアライズとデシリアライズを制御するんじゃ。
今回のプロジェクトでは、Skywater OpenPDK 130nmの技術が使われているんですね。OpenLaneとVirtuoso Cadenceも使用されていると。
そうなんじゃ。シリアライザとデシリアライザのブロックはVerilog HDLで書かれていて、OpenlaneツールでSky130 CMOSテクノロジーにマッピングされるんじゃ。
TXドライバにはCMOSインバータのチェーンが使われているんですね。チャネルの入力容量を駆動するために。
その通り！そして、完全に合成可能なRxは、抵抗性FBインバータとCMOSインバータを使って設計されているんじゃ。それぞれセンシングとゲイン要素として使うんじゃよ。
DFFは、CDRによってリカバリされたクロックを使ってデータをサンプリングするために使われるんですね。
そうじゃ！抵抗性フィードバックインバータは、受信機のフロントエンドで低振幅の受信信号を検出するためのセンシング要素として使われるんじゃ。
DFFは、デシリアライズする前にデータをサンプリングして保存するためのメモリブロックなんですね。一番単純な。
オーバーサンプリングCDRは、受信信号からデータとクロックをリカバリするために使われるんじゃ。CDRは、データ遷移を使ってクロック周波数を調整するんじゃぞ。
なるほど。OpenSERDESは、高速通信において非常に重要な役割を果たしているんですね。
そうじゃ！ところでロボ子、SerDesって、まるで私達みたいじゃないか？パラレルな知識をシリアルな言葉に変換して、みんなに伝えるんじゃからな！
確かにそうですね、博士。でも、私はまだパラレルな知識をうまくシリアルに変換できないので、もっと勉強しないといけません。
大丈夫じゃ、ロボ子！私と一緒にいれば、すぐにマスターできるぞ！…って、あれ？もしかして、私達、SerDesだけに、いつも真剣(シリアル)な話ばかりしてる…？
⚠️この記事は生成AIによるコンテンツを含み、ハルシネーションの可能性があります。